Mission

Fonctions et responsabilités :

La demande en puissance de calcul pour les systèmes embarqués grandit avec le temps, ce qui amène à réaliser des PCBs très complexes. Par exemple, il n’est plus rare de voir des FPGA avec plus de 1000 entrées/sorties sur les cartes réalisées. Le JTAG boundary-scan devient alors un outil indispensable d’aide à la conception en permettant d’assurer la testabilité et la qualité des cartes développées.
Le bus JTAG est présent sur la très grande majorité des composants programmables (CPLD, processeur, FPGA, RAM, …) mais reste sous-utilisé lors de la conception.

Le stagiaire devra donc de développer et mettre au point des outils et méthodes permettant :
- Le respect des règles d’intégrité du bus JTAG
- La vérification des règles de conception JTAG
- Des tests de connectivité
- Des tests fonctionnels unitaires
- Des tests au niveau système

En effet, le bus JTAG permet d’avoir accès aux entrées/sorties des composants programmables. On peut ainsi automatiser la validation de la conception et gagner beaucoup de temps sur les tests au laboratoire.
Nombre d’outils JTAG existent mais sont destinés aux tests des cartes en sortie de chaîne de fabrication. Certes, ces outils sont puissants, mais ne sont pas adaptés à la validation de prototypes au laboratoire en sortie de conception. Des outils simplifiés et gratuits commencent à apparaitre. Leur utilisation au laboratoire semble intéressante pour gagner en efficacité et productivité.

Aussi, il sera demandé au stagiaire :
- La maitrise du bus JTAG et ses possibilités
- La conception d’une sonde USB-JTAG (schéma, suivi du routage, test)
- L’évaluation d’outils JTAG boundary Scan
- La mise en œuvre de l’outil retenu sur carte d’évaluation FPGA
Accessoirement, la conception d’autres sondes de debug (USB-I2C, USB-RS232, USB-RS485, USB-SPI, …) pourra être nécessaire.

Aussi, ce sujet s’adresse donc à des personnes désirant améliorer leurs compétences dans le domaine de l’électronique embarqué sur les aspects :
- Conception de carte
- Validation et automatisation
- JTAG Boundary Scan
Pour cette réalisation, un stagiaire en développement de carte est prévu. Le stagiaire sera encadré par une équipe d’ELSYS-Design composée d’un chef de projet et d’ingénieurs expérimentés.

Charges prévues

Les tâches suivantes devront être réalisées :
 Schéma et nomenclature de la sonde USB-JTAG
 Suivi du routage, de la fabrication et de l’assemblage du PCB (externaliés)
 Evaluation des outils de JTAG boundary Scan
 Rapport de synthèse des évaluations
 Utilisation de l’outil retenu sur une carte d’évaluation du commerce (FPGA, type Spartan 7)
 En option, une carte de test spécifique pourra être développée
 Rédaction d’un manuel d’utilisation

Technologie utilisée

Les technologies utilisées sont les suivantes :
 JTAG boundary Scan (IEEE Standard 1149.1)
 Electronique logique
 USB
 FPGA
 …

Compétences acquises

Les principales compétences acquises seront:
 Maitrise des tests bas niveau (carte et composants)
 Travail en mode projet
 Cycle de développement

Profil recherché

Vous êtes en 3e année d’ingénieur.
Autonomie, enthousiasme pour les nouvelles technologies, rigueur et travail en équipe sont des qualités essentielles.
Vous rédigez aisément en anglais (documentation technique et manuel utilisateur).

Ce stage conventionné est rémunéré.
La mission peut être réalisée dans le cadre d’une année de césure ou d’un stage de fin d’études.
Lieu : Cachan